B3.02.namespace的初级定义和使用

21 未经授权,禁止转载了解课程
课程介绍
讨论{{interaction.discussNum ? '(' + interaction.discussNum + ')' : ''}}
适合人群
本课程扩展是为了降低后续阶段学习SystemVerilog语言的难度,可以考虑先学C++语言,建立面向对象思想;此课程并非零基础,适合有C语言基础,尤其是学过嵌入式课程的《C语言专题精讲篇》的同学。
你将会学到
建立起来足够的面向对象思想和编程功底,为后续阶段学习SystemVerilog打下基础。
  • 通过C++来学习面向对象的思想
  • 建立起来足够的面向对象思想和编程功底,能更轻松学习后续的SystemVerilog
课程简介

如果有C++基础或者之前有学习过朱老师的C++课程,可以跳过本部分内容。


常见问题
问:Q:老师,verilog应该咋学呀,学到什么程度呢?
答:A:Verilog HDL作为芯片设计的必备语言,对我们验证而言,设计是我们验证的对象,所以一定要掌握设计的基础语法,所以低要求是能看懂Verilog HDL的语句,高要求肯定是越深越好,本身我们花了很多课时开始讲起的,基本上跟上课程节奏就可以了。而且我们在课程中加入了C语言/C++课程,如果有了这些基础再去学verilog会更容易和轻松。
问: Q:我是0基础,可以学吗?
答:A:我们的这个课程真正的0基础起步,课程内容涉及基础知识的点拨和串讲,包括但不限于数字电路基础、Linux操作系统下基础操作等。并且加入了C语言课程和C++课程,扫除一切学习基础障碍。在学习过程中再做到多学多练,参考随堂代码跟着老师一起练习,并且在答疑群老师也会事无巨细的给大家解答问题,参考我们其他课程,学员在群里积极交流,学习氛围超级好,大家一起交流,一起进步。
展开更多
发布
头像

{{ item.user.nick_name }} {{ EROLE_NAME[item.user.identity] }}

置顶笔记
讨论图
{{ item.create_time }}回复
  • 删除

    是否确认删除?

    确认
    取消
  • {{ item.is_top == 1 ? '取消置顶' : '置顶'}}

    已有置顶的讨论,是否替换已有的置顶?

    确认
    取消
{{ tag.text}}
头像
{{ subitem.user.nick_name }}{{ EROLE_NAME[subitem.user.identity] }}
{{ subitem.create_time }}回复
删除

是否确认删除?

确认
取消
发布
{{pageType === 'video' ? '讨论区抢占沙发,可获得双倍学分' :'讨论区空空如也,你来讲两句~'}}
发布
{{tips.text}}
{{ noteHeaderTitle }} 笔记{{ hasMyNote ? '我的笔记' : '记笔记' }}
{{ hasMyNote ? '我的笔记' : '记笔记' }}
优质笔记
更新于:{{ $dayjs.formate('YYYY-MM-DD HH:mm:ss', item.last_uptime*1000) }}
头像
{{ detail.username }}

公开笔记对他人可见,有机会被管理员评为“优质笔记”

{{ noteEditor.content.length }}/2000

公开笔记
保存
提问

讲师收到你的提问会尽快为你解答。若选择公开提问,可以获得更多学员的帮助。

记录时间点
记录提问时视频播放的时间点,便于后续查看
公开提问
提交